Sojusz Fallen
Fallen
FAQ
Szukaj
Użytkownicy
Grupy
Galerie
Rejestracja
Profil
Zaloguj się, by sprawdzić wiadomości
Zaloguj
Forum Sojusz Fallen Strona Główna
->
Specjalizacja
Napisz odpowiedź
Użytkownik
Temat
Treść wiadomości
Emotikony
Więcej Ikon
Kolor:
Domyślny
Ciemnoczerwony
Czerwony
Pomarańćzowy
Brązowy
Żółty
Zielony
Oliwkowy
Błękitny
Niebieski
Ciemnoniebieski
Purpurowy
Fioletowy
Biały
Czarny
Rozmiar:
Minimalny
Mały
Normalny
Duży
Ogromny
Zamknij Tagi
Opcje
HTML:
TAK
BBCode
:
TAK
Uśmieszki:
TAK
Wyłącz HTML w tym poście
Wyłącz BBCode w tym poście
Wyłącz Uśmieszki w tym poście
Kod potwierdzający: *
Wszystkie czasy w strefie CET (Europa)
Skocz do:
Wybierz forum
Klasowe - Technikum nr 7 Zabrze
----------------
Ściągi, Zadania itp.
Piastowie
Matura 04.05.2012 - 22.05.2012 - W trakcie...
Konkursy
III Rzeczpospolita
Matura - Lektury
OGame Wewnętrzne
----------------
Handel
Wojny i Pakty
Farmy i Skany
Nasze Najlepsze RW
Zmiany i Rozmowy o OGame
Statystyki
Metal za kryształ
Kryształ za deuter
Deuter za kryształ
Metal za deuter
Deuter za metal
Informatyka Zaawansowana
OB
SOiSK
Specjalizacja
PSiO
UTK
Angol
Ang.Zaw.
Fiza
Gegra
Hista
Mata
Niemiec
Polski
PP
Religia
WOS
Biola
Chemia
Władcy
Lektury
Olimpiada o Wynalazczości
TP
C
C++
PHP
Walka o Niepodległość
Java
Hyde Park
----------------
Zegar
Gadka Szmatka
Dowcipy
Gry Komputerowe
Porozmawiajmy o OGame
Sport
Filmy i TV
Nowinki Komputerowe i Komorkowe
Muza
Inne Unia
----------------
Nasza Gra na Innych Uniach
Archiwum
----------------
U60 i Akademia Fallen
U38
Chwała Fallen
U1
Przegląd tematu
<table border="0" cellpadding="3" cellspacing="1" width="100%" class="forumline"> <tr> <th class="thCornerL" width="22%" height="26">Autor</th> <th class="thCornerR">Wiadomość</th> </tr> <tr> <td width="22%" align="left" valign="top" class="row1"><span class="name"><a name=""></a><b>Ricko</b></span></td> <td class="row1" height="28" valign="top"><table width="100%" border="0" cellspacing="0" cellpadding="0"> <tr> <td width="100%"><img src="http://picsrv.fora.pl/subBlack/images/icon_minipost.gif" width="12" height="9" alt="Post" title="Post" border="0" /><span class="postdetails">Wysłany: Wto 8:56, 09 Lis 2010<span class="gen"> </span> Temat postu: Pamięci</span></td> </tr> <tr> <td colspan="2"><hr /></td> </tr> <tr> <td colspan="2"><span class="postbody"><span style="font-weight: bold"><span style="font-size: 18px; line-height: normal">PAMIĘCI</span></span> <br /> <br /><span style="font-weight: bold">RODZAJE PAMIĘCI</span> <br /><span style="font-weight: bold">Pamięć tylko do odczytu</span> <br />ROM (Read Only Memory) – pamięć tylko do odczytu <br />PROM (Programmable ROM) – pamięć programowalna <br />EPROM (Erasable Programmable ROM) – pamięć kasowalna i programowalna <br />EEPROM (Electrically Erasable Programmable ROM) – pamięć elektrycznie kasowalna i programowalna <br /><span style="font-weight: bold">Pamięć do zapisu i odczytu (RAM, Random Access Memory)</span> <br />DRAM (Dynamic Random Access Memory) – pamięć dynamiczna o bezpośrednim dostępie <br />SRAM (Static Random Access Memory) – statyczna pamięć o bezpośrednim dostępie <br /> <br /><span style="font-weight: bold">BIOS</span> <br /><span style="font-weight: bold">Pamięć Flash (Flash memory), pamięć błyskowa</span> <br />- rodzaj pamięci EEPROM (np. BIOS komputera) <br />- zawartośd pamięci utrzymywana dzięki niezależnemu źródłu zasilania o niewielkim poborze prądu <br />- szybsza od zwykłej pamięci EEPROM <br />- zawartość pamięci można stosunkowo prosto modyfikować (np. aktualizacja BIOSu) <br /> <br /><span style="font-weight: bold">BIOS – Basic Input Output System</span> <br />- Czynności realizowane przez BIOS: <br />sprawdzenie bieżących ustawieo w pamięci CMOS <br />zainicjowanie rejestrów i mechanizmów zarządzania poborem energii <br />wykonanie testu POST (Power On Self Test) <br />wyświetlenie informacji o ustawieniach konfiguracyjnych <br />rozpoznanie, z którego urządzenia będzie ładowany system operacyjny <br />załadowanie systemu operacyjnego <br /> <br /><span style="font-weight: bold">Najważniejsi producenci BIOS</span> <br />American Megatrends (AMI) <br />Phoenix Technologies (Phoenix BIOS) <br />Award <br /> <br /><span style="font-weight: bold">Pamięć CMOS</span> (Complementary Metal Oxide Semiconductor) – układ pamięci RAM, w której zapisane są informacje dotyczące szczegółów konfiguracyjnych komputera; zawartość pamięci CMOS może być modyfikowana. <br /> <br /><span style="font-weight: bold">DRAM</span> <br />DRAM - struktura i identyfikacja <br />- komórki pamięci <br />- macierz komórek pamięci (każda komórka pamięci należy do określonego wiersza i kolumny (adres komórki) <br />- macierze grupowane są w banki <br />- każda komórka pamięci ma unikatowy adres <br />- dwie linie adresowe definiują adres komórki (linia wiersza - Row Line i linia kolumny - Column Line) <br /> <br />DRAM - terminologia <br />Pamięć asynchroniczna – praca pamięci nie jest zsynchronizowana z częstotliwością zegara systemowego (< 66 MHz) <br />Pamięć synchroniczna – praca pamięci jest zsynchronizowana z częstotliwością zegara systemowego (> 66 MHz) – lepsza kontrola zależności czasowych rządzących pracą pamięci <br />Dostęp do pamięci (memory access) – odczyt (zapis) porcji danych z (do) pamięci <br /> <br />Organizacja dostępu do pamięci <br />- kontroler pamięci generuje sygnały, które definiują, do którego miejsca pamięci ma nastąpid dostęp <br />- kontroler pamięci umieszcza dane na magistrali danych, tak by mogły byd przesłane do procesora albo do urządzenia, które ich zażądało <br />Kontroler pamięci – układ elektroniczny generujący sygnały służące do kontroli operacji odczytu i zapisu pamięci oraz łączący pamięd z innymi głównymi częściami systemu komputerowego; zazwyczaj jest wbudowany w chipset. <br /> <br />Czas dostępu do pamięci- czas, jaki upływa od wysłania żądania odczytu porcji danych z pamięci do pojawienia się żądanej porcji danych <br />Prędkość pamięci <br />- pamięć asynchroniczna (FPM, EDO) <br />minimalny całkowity czas dostępu do pamięci (ok. 50 – 100 ns) <br />- pamięć synchroniczna (SDRAM, DDR SDRAM) <br />maksymalna prędkość z jaką dane dostarczane są z pamięci do magistrali danych w tzw. trybie burst <br />typowe czasy: < 10 ns <br /> <br />Odświeżanie - okresowy odczyt zawartości komórek i ponowny zapis tej samej wartości <br /> <br />Schemat zapisu zależności czasowych dla RAM (Timing) <br />CL, RCD, RP, RAS <br />CL (CAS Latency) - liczba cykli zegara magistrali, jakie upływają od wydania przez procesor polecenia aktywacji wybierania kolumny do momentu przekazania danych do bufora w kontrolerze pamięci <br />RCD (RAS to CAS Delay) - przerwa czasowa między podaniem adresu wiersza i kolumny <br />RP (RAS Precharge) - czas trwania sygnału odświeżania pamięci <br />RAS (Row Address Strobe) - liczba cykli wymaganych do wykonania komendy aktywacji jednego z banków pamięci (zanim załadowanie adresu wiersza może zostad wykonane) <br />Przegląd pamięci DRAM <br />FPM DRAM (Fast Page Mode DRAM) – pamięć asynchroniczna <br />EDO DRAM (Extended Data-Out DRAM) - pamięć asynchroniczna <br />SDRAM (Synchronous DRAM) - dostęp do pamięci zsynchronizowany z zegarem systemowym, praca w trybie burst <br />DDR SDRAM (Double Data Rate SDRAM) - podwojony w stosunku do pamięci SDRAM strumieo danych, transfer inicjowany jest przez obydwa zbocza sygnału zegarowego <br />DDR2 SDRAM - wyższa efektywna częstotliwośd taktowania oraz niższy pobór prądu w stosunku do DDR SDRAM, wykorzystuje wznoszące i opadające zbocze sygnału zegarowego <br />DDR3 SDRAM - wyższa efektywna częstotliwośd taktowania oraz niższy pobór prądu w stosunku do DDR2 SDRAM <br /> <br /><span style="font-weight: bold">Moduły DRAM – rozwiązania technologiczne</span> <br />SIMM (Single In-Line Memory Module) <br />Moduły SIMM można podzielid na: <br />-starsze 30-pinowe (8 lub 9 bitowe): 256KB, 1MB, 4MB, 16MB <br />-nowsze 72-pinowe (32 lub 36 bitowe): 1 MB, 2 MB, 4 MB, 8 MB, 16 MB, 32 MB, 64 MB, 128 MB <br />DIMM (Dual In-Line Memory Module) <br />Najpopularniejsze typy DIMM to: <br />-72-pinowe, stosowane w SO-DIMM (32 bitowe) <br />-144-pinowe, stosowane w SO-DIMM (64 bitowe) <br />-168-pinowe, stosowane w SDR SDRAM <br />-184-pinowe, stosowane w DDR SDRAM <br />-240-pinowe, stosowane w DDR2 SDRAM <br />-240-pinowe, stosowane w DDR3 SDRAM <br /> <br /><span style="font-weight: bold">ORGANIZACJA PAMIĘCI W PC</span> <br />Czytanie bieżącej wartości bitu zapisanego w danej komórce DRAM <br />- komputer (procesor) dostarcza adres komórki pamięci (adres wiersza + adres kolumny) <br />- kontroler pamięci rozdziela adres komórki na adres wiersza i adres kolumny <br />- kontroler pamięci przesyła adres wiersza i adres kolumny do układu pamięci (np. DRAM) <br />- dekoder wierszy uaktywnia linię słowa (Row Line) <br />następuje „odczytanie” zawartości komórek pamięci z całego wiersza <br />pojawiają się napięcia na odpowiednich liniach bitowych <br />- dekoder kolumn uaktywnia linię kolumny (Column Line) <br />-następuje fizyczne połączenie linii bitowej idącej od danej komórki do bufora danych <br />-pojawia się sygnał napięciowy na wyjściu (odpowiadający zawartości bitowej komórki) <br />-nastąpiło odczytanie zawartości komórki pamięci o zadanym adresie</span></td> </tr> </table></td> </tr> <tr> <td colspan="2" height="1" class="spaceRow"><img src="http://picsrv.fora.pl/subBlack/images/spacer.gif" alt="" width="1" height="1" /></td> </tr> </table>
fora.pl
- załóż własne forum dyskusyjne za darmo
Powered by
phpBB
© 2001, 2002 phpBB Group
Regulamin
FAQ
Szukaj
Użytkownicy
Grupy
Galerie
Rejestracja
Zaloguj się, by sprawdzić wiadomości
Zaloguj